西门子今日宣布，进一步加强Aprisa产品线在台湾的研发投资，协助IC设计快速实现。同时，西门子也推出最新版本的Aprisa（Aprisa 21.R1），使IC布局与绕线软件执行时间加快2倍，内存用量减少六成，并提供众多新功能，可支持在6nm、5nm及4nm等先进节点上的设计，降低设计成本并缩短上市时间。
西门子EDA副总裁、台湾暨东南亚区总经理林棨璇表示，客户正加速朝先进制程节点转移，如何解决日益提升的复杂度是一项重要挑战，随着物联网、5G、AI等科技在台湾的不断实现，这种复杂性则会进一步增加。未来西门子将持续投资包括Aprisa在内的IC设计解决方案，从增强研发力量到加大渠道铺设，协助客户运用领先技术在各先进节点上实现设计目标，促进台湾IC设计产业的发展。
据悉，自2020年12月并购Aprisa产品组合以来，西门子大幅投资Aprisa技术，Aprisa的研发团队规模目前已扩大两倍以上。作为Aprisa的重要目标市场之一，台湾也十分注重该项技术研发，不仅创建多人研发团队，并计划持续添加研发人才，优化产品性能，应对IC领域不断上涨的需求。
而新推出的Aprisa 21.R1，也专注于先进的技术节点，使企业能以往更有效率地完成更大型、更复杂的设计。Aprisa 21.R1平均全流程的执行时间比前一版本减少30%，而且对于更大型、更复杂的设计，其执行时间最多可提升两倍。
另外，针对全部布局与绕线的主要引擎，Aprisa 21.R1均进行了改善，包括布局优化、时脉树合成（CTS）优化、布线优化以及时序分析。这些优势得以满足包含复杂多重边界多重模式（MCMM）特征的大型设计。
不仅如此，新版Aprisa与前一版本相比，内存用量减少高达60%，可为大型设计平均减少30%的全流程尖峰内存使用量，使得包含复杂MCMM的大型设计能够在可用内存较少的服务器上完成。同时还支持6nm/5nm/4nm设计，西门子与芯片代工厂密切合作，支持Aprisa执行先进节点的设计工作，目前Aprisa已通过6 nm制程的全面认证，且西门子已实施所有必要的设计规则及功能，以便Aprisa可以支持5nm与4nm节点的设计；西门子正与芯片代工厂伙伴合作进行该方面的最终认证。
（首图来源：西门子）