半导体先进封装的异质集成发展，两大半导体龙头台积电与日月光均表示，延续摩尔定律，除了制程线宽微缩，先进封装异质集成也是重要发展趋势。台积电卓越科技院士暨研发副总余振华指出，台积电先进封装异质集成面临解决方案成本控制、精准制程控制两大挑战，盼与产业链共同努力。日月光集团研发中心副总经理洪志斌指出，异质集成多样性可从芯片端和封装端发展，甚至结合熟知的系统解决方案技术，使半导体供应链有发挥空间。
台积电与日月光两大半导体龙头30日国际半导体产业协会（SEMI）线上领袖对谈，余振华指出，异质集成技术在台积电从倡议到开发，发展到后来商业化成为新显学，为半导体提供更多价值，不论前段或后段产业都乐见。台积电3D Fabric平台已创建，且率先进入量产阶段，从异质集成系统集成到现在的系统微缩，类似SoC微缩，讲究性能能耗与尺寸微缩，系统微缩新阶段追求更高系统性能、更低能耗，以及更紧密尺寸进入体积精进。
异质集成产业是很大的新领域，台积电切入当然有面临挑战，主要是两部分，一是解决方案成本控制，二是精准制程控制。从成本控制看，台积电前段先进制程早就进入纳米级，先进封装是个位数微米级，若以台积电前段制程或传统封装设备制程切入，异质集成须跟上前段纳米级脚步，这方面以加强芯片连接密度、封装尺寸大小两大领域为主。加强连芯片连接密度方面，主要是bonding density，让bonding pitch微缩七成、面积增加二倍为目标。封装尺寸以SoIC与和2.5D先进封装，包括InFO和CoWoS等技术集成为主。
日月光洪志斌指出，国际半导体技术发展路线图（ITRS）2016年提出新方向，重新定义至异质集成路线图（HIR），此趋势提供往下发展的新技术主流，重要的是涵盖每个供应链、甚至半导体产业链各环节。HIR近期将推出2021年新版，值得关注。对日月光来说，从最传统钉架型、球数组、复晶封装，到最近热门的扇出型封装、2.5D集成甚至3D IC解决方案，就是希望借解决方案使设计、测试、封装到再测试，整体均能在日月光一站式完成。
洪志斌强调，日月光的不同形态系统级封装，挑战相当多样。就完整系统看，除了硅芯片，还得搭配第三代半导体的砷化镓、氮化镓等化合物组件集成，加上不同应用对被动组件的需求，被动组件集成也愈趋多样化。不同组件集成将使系统级封装承担庞大任务，如平面XY尺寸甚至立体Z尺寸继续微缩15%~30%，仅靠封装制程或结构很困难，必须靠芯片、组件技术才能更薄、更紧密配合关键材料，才能有机会缩至更小，需整个供应链合作才能完成。
(首图来源：shutterstock)