台湾电子系统设计自动化股份有限公司 （台系统；TESDA） 于20日与工研院共同宣布，合作进行次世代AI SoC研发计划。TESDA获工研院授权导入工研院自主研发之AI SoC芯片架构，使用TESDA自主研发之EDA工具─ TESDA Explorer，大幅缩短了开发AI SoC所需要之设计验证与架构优化时间。
TESDA系位于工研院新竹创业孵化中心的设计自动化创业公司 （EDA Startup），专注于解决SoC设计验证 （Design Verification） 与架构优化 （Architecture Optimization） 问题。此次TESDA与工研院合作进行次世代AI SoC研发计划，应用TESDA Explorer先进的设计自动化技术，以工研院研发之AI SoC为载体，共同开发次世代人工智能芯片。TESDA Explorer独特的设计自动化技术可在系统设计初期，协助系统架构设计师大幅缩短完成SoC设计验证与架构优化等目标所需时间。
TESDA指出，半导体产业在摩尔定律的推动下蓬勃发展了50年，但因先进制程越来越昂贵，导致芯片设计与制造成本大幅增加，让摩尔定律几乎走到了极限，电子产品与IC设计厂商再也无法像过去一样，依靠制程演进就能取得半导体芯片性能、功耗与成本优势。为了持续增进电子系统的性能、功耗、成本等表现，未来电子系统设计趋势必然会走向软硬件协同设计 （SW-HW Codesign）。半导体芯片本身更会朝向异质集成 （Heterogeneous Integration）、 小芯片集成 （Chiplet Integration）、特殊应用系统芯片 （Domain Specific SoC, DSSoC） 等方向发展。
这些崭新的半导体芯片技术，将大幅增加电子系统设计验证与架构优化的复杂度与困难度，需要投入更多的人力以及时间才能完成。然而，在有限的项目资源内，若验证效率不佳，以致无法完成全部设计验证工作，将大幅增加项目失败的风险。没有得到足够的验证资料，更是无法对SoC进行分析与架构优化。因此，TESDA认为，自动化拉高验证工作的抽象层级，将测试计划 （Test Plan） 与测试案例 （Test Cases） 产生方式常规化，是提高验证效率的主要解决办法。
TESDA首席执行官陈纪纲表示，TESDA将继续深化系统层级的SoC设计验证与架构优化技术，持续专注这方面的创新，希望将设计流程与工具更为普及化，让更多的SoC设计验证与架构优化团队可以利用。
工研院自主研发的AI SoC对深度学习加速器 （DLA） 之乘加器与内存数组进行优化，大幅降低了AI SoC对内存系统的访问次数，对主内存以批次、非随机访问、达到访问量最小化目的，进而达到高性能与低功耗双重目标。工研院AI SoC系统也有完整的开发工具，可提供位元精准 （Bit-True） 的模型验证，使AI准确度于软件框架与硬件执行具备一致性，帮助厘清神经网络从训练到使用的任何数值差异。这套完整的AI SoC方案已完成Silicon-Proven，在40纳米制程之平均能源效率比在3 TOPs/W以上。
(首图来源：shutterstock)