台积电之前于12月29日在台南科学园区举办3nm量产暨扩厂典礼，正式宣布启动3nm大规模生产。虽然三星几个月前打开了N3（3nm）芯片制造，但台积电的良率明显更好。
专门研究半导体的分析师和专家估计，目前台积电的N3良率可能低至60%至70%，或者高至75%至80%，这对第一批产品来说已经相当好。同时，金融分析师Dan Nystedt在推特上表示，台积电目前N3良率与N5良率在上升初期相似，其良率可能高达80%。
相比之下，三星代工在早期阶段的3GAE工艺良率在10%到20%不等，而且没有改善。
由于台积电目前商业化生产N3设计数量有限（据推测几乎不超过三块IC），而且良率相关资料是该代工厂及其客户的商业机密，因此还无法对台积电的N3良率有多高或多低做出具体判断。
此外，考虑到围绕初始N3节点（又称N3B）的传言，苹果可能是唯一一家采用这项技术的公司，其他开发商预计将使用更稳定一些的N3E改进工艺。
台积电将采用产能有限N3节点工艺，然后在2023年晚些时候转向更稳定、更高效的全面生产的N3E，随后在2024年转向N3P，这一年台积电还将在新竹工厂将其2nm GAA工艺投入试生产，并在2025年进行大规模生产。
台积电官网显示，其3nm制程是5nm之后的另一个全时代制程，具备最佳PPA及晶体管技术。同5nm制程相比，3nm制程的逻辑密度将增加约70%，在相同功耗下速度提升10-15%，或者在相同速度下功耗降低25-30%。