在延续摩尔定律的这条路上,先进制程一直是台积电、三星以及英特尔重要的角力战场。随着三星正面回应3纳米将采用全新架构GAA(闸极全环)弯道超车,英特尔也被外传下个时代可能采用GAA架构,这使得芯片代工龙头台积电的选择,就显得更为重要。
魏哲家于4/16说明会上,正式公布了3纳米的架构、将会沿用FinFET,而不同于竞争对手三星的GAA。
“我们决定三纳米要采用FinFET(鳍式晶体管)架构。”总裁魏哲家在4月16日说明会上终于揭开这个神秘面纱,也不禁令外界好奇,当竞争对手都可能投奔GAA架构的时候,台积电沿用FinFET架构的原因究竟是什么?台积电首席科学家黄汉森强调,从客户的角度出发。
先进制程 | 进程规划 | 技术 |
---|---|---|
7纳米 | 2018年量产 | FinFET架构 |
7纳米加强版(N7+) | 2019年量产 | FinFET架构+EUV(极紫外光刻) |
6纳米 | 预计2020年底量产 | FinFET架构+EUV(极紫外光刻) |
5纳米 | 2020 Q2进入量产 | FinFET架构+EUV(极紫外光刻) |
5纳米加强版(5nm Plus) | 预计2021年量产 | FinFET架构+EUV(极紫外光刻) |
3纳米 | 预计2021年试产、2022年量产 | FinFET架构+EUV(极紫外光刻) |
先进制程技术中,架构的角色是什么?
制作芯片的时候,架构的采用是为了要解决电子在传输的过程中可能产生的Short Channel Effect(短信道效应),如漏电等问题。当漏电状况出现,将影响芯片表现,最直接的就是终端设备性能不如预期,因此制作芯片时都必须克服这个状况。
以目前采用的FinFET架构为例(左二),紫色区块即是闸极(自动门),而灰色区块即是电流经的信道、也就是鳍的概念。
可以先将架构想成是一个自动门(闸极),当门打开后电子就会通过,然而在门关闭时,可能因为制程与门都越来越小的缘故,导致彼此接触的面积因为缩小而造成不易控制产生电子可能外漏的情况,就是漏电。
以台积电为例,在16纳米前皆是采用Planar架构,并靠着Doping(参杂半导体)的方式来解决漏电的问题,不过当制程缩小、漏电情况也越来越严重,无法靠Doping来解决漏电问题时,便开始采用FinFET架构。
名为鳍式晶体管,正因为该架构里面的信道从过去平面的设计转成垂直立体的设计,看起来像是“鱼鳍”而有此称呼。这样的改变让闸极跟鳍所能接触的面积大幅增加,也能降低旧有架构在制程缩小的情况下产生的漏电状况。
当制程逐渐缩小,FinFET架构将碰到瓶颈
“不过FinFET架构确实会受到接下来制程的缩小而碰到发展的瓶颈,”台积电首席科学家黄汉森点出这个存在的事实与困难。这也是为什么在3纳米的节点上,各家半导体企业都开始重新思考架构的选择。
黄汉森补充到,在16纳米的制程中采用FinFET架构,每个晶体管可以有很多的鳍,但当制程逐渐缩小的时候,鳍的数量也会随之减少。“当然不可能有0.5个鳍啊!”黄汉森笑着说,所以当制程越往下走、空间越来越小的时候,FinFET最特别的垂直设计将会碰上空间跟技术上的挑战。
黄汉森不讳言,在先进制程继续往下走的时刻,FinFET肯定会遇到技术执行上的困难,但架构的选择不只是解决漏电问题而已,还有更多全面性的因素要考量,也因此三纳米继续沿用。
“所以我们就把这个鳍再转过来变成水平,就成了另一种架构的选择,”黄汉森说。这样的方式有些类似三星的GAA架构,但在台积电这架构称作nanosheet,技术上都是通过变成水平的方式让闸极可以360度的接触鳍(信道),漏电的控制理论上可能较FinFET来的好。
他透露,这个nanosheet是他在1997年就已经提出的架构,但早有这个选项为什么台积电不采用?
对技术纯熟度有信心,台积电从客户角度出发做决定
黄汉森解释,nanosheet技术上来说确实比FinFET来得困难,但这并不是舍弃nanosheet架构不用的理由,每个架构都有它的优点与副作用,解决漏电问题是架构主要的功课,但并不等于我们仅着眼在解决架构的问题就好,还必须进行全面性考量,包括成本、技术的成熟、市场性、性能表现等各种面向。
基于这些理由,台积电因此在三纳米的制程上仍持续采用FinFET架构,认为在已知的技术基础上可以持续带给客户有成本竞争力、性能表现佳的产品。
面对岔路的选择,台积电继续以FinFET作为3纳米的架构,除了确保成本、技术成熟度、性能表现等考量外,黄汉森也透露改变架构将使客户调整IC设计,而该决定是否蕴含商业考量,耐人寻味。
他进一步说明,台积电是如何以“客户为主”的出发点来决定三纳米架构的取舍。除了台积电本身对于FinFET架构的熟稔外,改变架构将会影响客户在IC设计上的内容,为了不造成客户的麻烦,也希望客户能延续到下一个时代的制程,因此通盘考量下才决定继续沿用FinFET架构,该做法从7纳米与导入EUV(极紫外光刻)的6纳米就能窥探。
台积电为了在不造成客户负担的前提下,又能提供更好的产品,因此把导入EUV的6纳米提供给一开始选择7纳米的客户,让客户在不需要调整设计的情况下,能享受到性能提升的产品。
只是回归到架构面的选择,若竞争对手都将于3纳米改变架构,且需要客户端调整IC设计,沿用FinFET的做法是否会是台积电在技术有把握的情况下,做出的市场策略,耐人寻味。
至于3纳米以后的架构会怎么走?是否将投奔nanosheet的怀抱?黄汉森笑着说一切都还是未知数,因为未来是否会有更好的架构选择出现,谁也说不准。但肯定的是3纳米将延续FinFET架构、毫无疑问。