芯片代工厂格芯（GLOBALFOUNDRIES）日前宣布，旗下最先进的FinFET解决方案“12LP+”已通过技术验证，目前准备投入生产。主要针对AI训练以及推论应用进行优化的“12LP+”解决方案，创建于验证过的平台上，具有强大的制造生态系统统，可为芯片设计师带来高性能的开发体验及快速的上市时间。
格芯表示，“12LP+”解决方案为达到性能、功耗和面积的优化组合，“12LP+”导入了若干新功能，包含更新后的标准组件库、用于2.5D封装的中介板，与一个低功耗的0.5V Vmin SRAM记忆单元，以支持AI处理器与内存之间的低延迟和低功耗数据往复，得致专为符合快速增长之AI市场的特定需所制定的半导体解决方案。
另外，“12LP+”创建在格芯14nm/12LP平台基础上，早已出货超过100万个芯片。许多公司包含Enflame和Tenstorrent等，都将格芯的“12LP”用于AI加速器相关应用。借由与AI客户紧密合作并互相学习，格芯开发出“12LP+”解决方案，为AI产业中的设计师提供更大的差异性以及更高的价值，并将开发及生产成本降至最低。
格芯强调，“12LP+”解决方案性能得以增强的特点包括与“12LP”相比，将SoC级的逻辑性能提高20%，而在逻辑芯片尺寸方面则缩小10%。这些高端功能是通过“12LP+”的新一代标准组件库加以完成，其中包含性能驱动的面积优化组件、单一Fin单元、新的低压SRAM记忆单元以及改良版模拟布局设计规则。
至于，AI设计参考组件及其协同开发、封装和芯片生产后续统包服务，增强了格芯“12LP+”专业应用解决方案的能力。在设计低功耗、经济实惠且针对AI应用进行优化的电路时，更共同提供绝佳的整体体验。格芯与生态系统统伙伴间的紧密合作，也造就了符合成本效益的开发费用，并缩短了上市时间。
格芯进一步指出，除了“12LP”现有的IP产品组合之外，格芯也将扩展“12LP+”的验证范围，借此将PCIe 3/4/5和USB 2/3并进主机处理器。此外，也将HBM2/2e、DDR/LPDDR4/4x和GDDR6纳入外部内存和芯片间互联技术，使设计师和客户往小芯片架构发展。
格芯的“12LP+”解决方案已通过技术验证，目前已准备在纽约州马耳他的Fab 8进行生产，预计在2020下半年进行试产。格芯先前已宣布，将使Fab 8符合美国国际武器贸易条例（ITAR）标准和出口管制条例（EAR）于2020年底生效的管制措施，通过这项举措为Fab 8所生产的国防相关应用、设备或组件提供机密性和完整保护。
(首图来源:格芯)