当然，立体封装技术不只有2.5D，还有3D封装。那么，两者之间的差别究竟为何，而3D封装又有半导体企业正在采用？
相较于2.5D封装，3D封装的原理是在芯片制作晶体管（CMOS）结构，并且直接使用硅穿孔来连接上下不同芯片的电子信号，以直接将内存或其他芯片垂直堆栈在上面。此项封装最大的技术挑战便是，要在芯片内直接制作硅穿孔困难度极高，不过，由于高性能计算、人工智能等应用兴起，加上TSV技术越来越成熟，可以看到越来越多的CPU、GPU和内存开始采用3D封装。
3D封装是直接将芯片堆栈起来。（Source：英特尔）
台积电、英特尔积极发展3D封装技术
在3D封装上，英特尔（Intel）和台积电都有各自的技术。英特尔采用的是“Foveros”的3D封装技术，使用异质堆栈逻辑处理运算，可以把各个逻辑芯片堆栈一起。也就是说，首度把芯片堆栈从传统的被动硅中介层与堆栈内存，扩展到高性能逻辑产品，如CPU、绘图与AI处理器等。以往堆栈仅用于内存，现在采用异质堆栈于堆栈以往仅用于内存，现在采用异质堆栈，让内存及运算芯片能以不同组合堆栈。
另外，英特尔还研发3项全新技术，分别为Co-EMIB、ODI和MDIO。Co-EMIB能连接更高的运算性能和能力，并能够让两个或多个Foveros组件互联，设计人员还能够以非常高的带宽和非常低的功耗连接模拟器、内存和其他模块。ODI技术则为封装中小芯片之间的全方位互联通信提供了更大的灵活性。顶部芯片可以像EMIB技术一样与其他小芯片进行通信，同时还可以像Foveros技术一样，通过硅通孔（TSV）与下面的底部裸片进行垂直通信。
英特尔Foveros技术概念。（Source：英特尔）
同时，该技术还利用大的垂直通孔直接从封装基板向顶部裸片供电，这种大通孔比传统的硅通孔大得多，其电阻更低，因而可提供更稳定的电力传输；并通过堆栈实现更高带宽和更低延迟。该方法减少基底芯片中所需的硅通孔数量，为主动组件释放了更多的面积，优化裸片尺寸。
而台积电，则是提出“3D多芯片与系统集成芯片”（SoIC）的集成方案。此项系统集成芯片解决方案将不同尺寸、制程技术，以及材料的已知良好裸晶直接堆栈在一起。
台积电提到，相较于传统使用微凸块的3D集成电路解决方案，该系统集成芯片的凸块密度与速度高出数倍，同时大幅减少功耗。此外，系统集成芯片是前段制程集成解决方案，在封装之前连接两个或更多的裸晶；因此，系统集成芯片组能够利用该公司的InFO或CoWoS的后端先进封装技术来进一步集成其他芯片，打造一个强大的“3D×3D”系统级解决方案。
台积电SoIC集成方案。（Source：台积电）
此外，台积电也推出3DFabric，将快速增长的3DIC系统集成解决方案统合起来，提供更好的灵活性，通过稳固的芯片互联打造出强大的系统。借由不同的选项进行前段芯片堆栈与后段封装，3DFabric协助客户将多个逻辑芯片连接在一起，甚至串联高带宽内存（HBM）或异质小芯片，例如模拟、输入/输出，以及射频模块。3DFabric能够结合后段3D与前段3D技术的解决方案，并能与晶体管微缩互补，持续提升系统性能与功能性，缩小尺寸外观，并且加快产品上市进程。
（首图来源：英特尔）